NEW! iSUS で特別に公開中の日本語版パッケージ & ドキュメントはこちら
-
インテルの最新の並列化ツールによる明示的なベクトル化
この記事は、インテル® デベロッパー・ゾーンに掲載されている「Vectorization Gets Explicit with Intel’s Updated Parallel Tool」 (http…
-
ヘテロジニアス・コンピューティングのパイプライン化
この記事は、インテル® デベロッパー・ゾーンに公開されている「Heterogeneous Computing Pipelining」(https://software.intel.com/en-us/…
-
Connected World のためのソフトウェア・ツール
2015年 1月に米国ラスベガスで開催された CES 2015 のインテル社の講演「Software Tools for the Connected World」を翻訳したものです。インテル社の承認を…
-
#pragma SIMD を使用してループをベクトル化するための条件
この記事は、インテル® デベロッパー・ゾーンに公開されている「Requirements for Vectorizing Loops with #pragma SIMD」(https://softwar…
-
ループをベクトル化するための条件
この記事は、インテル® デベロッパー・ゾーンに掲載されている「Requirements for Vectorizable Loops」の日本語参考訳です。
-
OpenMP* でベクトル化された並列ループを簡単に作成する
この記事は、Go Parallel に掲載されている「How to Create Vectorized, Multicore Loops in OpenMP with Ease」 (http://go…
-
オープンソース Python*、R、Julia ベースの HPC アプリケーションの高速化
インテル® コンパイラーとインテル® マス・カーネル・ライブラリー (インテル® MKL) によるパフォーマンスの向上 HPC コミュニティーでは、Python*、R、新しい Julia などのオープ…
-
インテル® VTune™ Amplifier XE によるマルチスレッド化とタスク解析
パフォーマンス向上の可能性を求める開発者は、実行のシリアルステージと並列ステージを組み合わせたパイプラインを構成できるアプリケーションのクラスを検討することがあるでしょう。その場合スレッドの管理には注…
-
インテル® MKL を Numpy/Scipy に実装
この記事は、インテル® デベロッパー・ゾーンに公開されている「Numpy/Scipy with Intel® MKL」の日本語参考訳です。 *著者注: この記事は 2014 年 8 月 27 日更新さ…
-
OpenMP* を使用中に変数アクセスでスレッドがクラッシュしないようにする
この記事は、インテル® デベロッパー・ゾーンに掲載されている「Stop Threads from Clashing Over Variables in OpenMP」 (http://goparall…
