HPC ヘテロジニアス・コンピューティングのパイプライン化
この記事は、インテル® デベロッパー・ゾーンに公開されている「Heterogeneous Computing Pipelining」( の日本語参考訳です。 目次 はじめに インテル® Core™ プロセッサー・ファミリーおよびインテル® ...
2015-04
HPC 
インテル® System Studio Connected World のためのソフトウェア・ツール
2015年 1月に米国ラスベガスで開催された CES 2015 のインテル社の講演「Software Tools for the Connected World」を翻訳したものです。インテル社の承認を得て、日本語での配信を行っています。イン...
インテル® DPC++/C++ コンパイラー #pragma SIMD を使用してループをベクトル化するための条件
この記事は、インテル® デベロッパー・ゾーンに公開されている「Requirements for Vectorizing Loops with #pragma SIMD」( の日本語参考訳です。 インテル® アーキテクチャー上でパフォーマンス...
インテル® DPC++/C++ コンパイラー ループをベクトル化するための条件
この記事は、インテル® デベロッパー・ゾーンに掲載されている「Requirements for Vectorizable Loops」の日本語参考訳です。
インテル® DPC++/C++ コンパイラー OpenMP* でベクトル化された並列ループを簡単に作成する
この記事は、Go Parallel に掲載されている「How to Create Vectorized, Multicore Loops in OpenMP with Ease」 ( の日本語参考訳です。 OpenMP* のプラグマ宣言子を...
HPC オープンソース Python*、R、Julia ベースの HPC アプリケーションの高速化
インテル® コンパイラーとインテル® マス・カーネル・ライブラリー (インテル® MKL) によるパフォーマンスの向上 HPC コミュニティーでは、Python*、R、新しい Julia などのオープンソース言語に対する関心が高まっています...
インテル® oneTBB インテル® VTune™ Amplifier XE によるマルチスレッド化とタスク解析
パフォーマンス向上の可能性を求める開発者は、実行のシリアルステージと並列ステージを組み合わせたパイプラインを構成できるアプリケーションのクラスを検討することがあるでしょう。その場合スレッドの管理には注意が必要です。インテル® スレッディング...
